Electrical and Physical Characteristics of Nickel Silicide using Rare-Earth Metals

이원재¹, 김도우², 김용진³, 정순연⁴, 왕진석⁴ᵃ
(Won-Jae Lee¹, Do-Woo Kim², Yong-Jin Kim³, Soon-Yen Jung⁴, and Jin-Suk Wang⁴ᵃ)

Abstract

In this paper, we investigated electrical and physical characteristics of nickel silicide using rare-earth metals (Er, Yb, Tb, Dy). Incorporated Ytterbium into Ni-silicide is proposed to reduce work function of Ni-silicide for nickel silicided schottky barrier diode (Ni-silicided SBD). Nickel silicide makes ohmic-contact or low schottky barrier height with p-type silicon because of similar work function (Φm) in comparison with p-type silicon. However, high schottky barrier height is formed between Ni-silicide and p-type substrate by depositing thin ytterbium layer prior to Ni deposition. Even though the ytterbium is deposited below nickel, ternary phase Yb₅Ni₃Si is formed at the top and inner region of Ni-silicide, which is believed to result in reduction of work function about 0.15 - 0.38 eV.

Key Words: Ni-silicide, SALICIDE, Work function, Schottky barrier diode (SBD)

1. 서론

작은 일합수의 실리사이드는 n-type Schottky Barrier (SB)-MOSFET[1,2]와 metal-gate / high-k 기술[3-5]을 이용하여 소자를 제작하는데 필요한 물질이라 할 수 있다. 특히 SB-MOSFET은 100 nm이하의 게이트 길이에서 많은 점합으로 인한 소스 / 드레인의 저항 값을 낮추고 단세포 효과를 줄일 수 있어 현재의 도폭기반의 소자를 대체할 소자로 연구되어지고 있다[2]. 낮은 일합수를 갖는 회토류 금속(Er, Yb, Tb, Dy)은 일반적으로 p-type 실리콘 기판과 Schottky barrier를 형성하여 n-type schottky barrier MOSFET를 형성하는 물질로 연구되며 사용되고 있다[1]. 또한 금속 케이트 전극과 high-k 물질은 향후 나노 크기의 CMOSFET에 반드시 필요하다고 할 수 있다[6-8]. 특히, 물리실리콘을 대신할 배터 게이트는 폴리 실리콘 필호과 억제와 부속의 점부 및 저항을 낮춘다는 점에서 High-k 필과 결합하여 연구되어 진단되어 있다[9]. 그러나 높은 일합수를 갖는 배터 게이트에 적용할 실리사이드는 High-k 필과 결합 시 높은 분리도 암으로 인해 높은 성능의 소자의 구현에 문제가 될 수 있다[10]. 또한, 회토류 실리사이드는 낮은 형성 온도와 연계자의 체적의면, 실리콘 소모율을 인해 현재 양산에 사용되고 있는 CoSi₂의 대면 물질로 소스와 드레인의 전극형성에 가장 적합하고 있다[11]. 결과적으로 배터 게이트의 탄소와 연구되고 있는 FUSI (fully silicided) 역시 회토류 실리사이드가 연구되고 있으며 가능한 적합성이 가능하다[12].

본 논문에서는 회토류 금속(REN: Rare Earth Metal)을 이용한 네임-실리사이드 함급 특성을 연구하였으며 그 중 연계장 특성이나 좋은 Ytterbium을 이용하여 Schottky barrier diode를 제작하고 Work function의 변화를 연구하였다. 얇은 높은 회토류 금속층을 네임 증착 전에 중착하여 실리사이드를 형성하였으며, 항후 FUSI 게이트와 Schottky barrier 소스 / 드레인에 동시에 형성할 수 있어 소자에 적합 가능성이라 여겨진다.
그림 1. 실리사이드 형성의 주요 과정 순서.
Fig. 1. The key process flow for silicidation.

2. 실험

실험을 위해 p-type Si(100) 기판과 다이오드 패턴이 형성된 p-type Si(100) 기판과 각각 사용되었다. 간략한 제조 공정의 흐름도 그림 1에 나타내었다.

형성된 다이오드의 특성을 분석하기 위해 Area (Width × Length = 2000 × 200 μm) 형태의 다이오드를 형성시켰다. 자연 산화막 제거하기 위해 1%로 화학식 HF 용액에 15초간 식각을 하고 이온빔 스피커를 이용하여 회로급 금속층을 먼저 buffer layer로 15 nm 중첩된 다음에 니켈을 순차적으로 15 nm 두께로 중첩하였다. 메탈 중첩을 위한 기본 진공도와 중첩 진공도를 5 × 10^{-7} Torr 와 1.9 ×10^{-4} Torr에서 각각 실시하였다. 그 후 RTP (Rapid Thermal Process) 장비를 이용하여 400 ~ 700 ℃의 온도 조건으로 나누어 30초간 실리사이드 형성을 위한 열처리를 하였다. 그 다음 반응하지 않은 형성된 H2SO4 : H2O2 = 4 : 1 용액에 선택적으로 식각하였다. 이렇게 형성된 실리사이드의 면저항을 측정하기 위하여 Four point probe (FPP)를 이용하였고 Field Emission Scanning Electron Microscopy (FE-SEM ; Jeon-ju Branch of the Korea Basic Science Institute, Model S-4700)를 이용하여 형성된 실리사이드의 단면 특성을 분석하였다. X-ray Diffractometer (XRD)는 형성된 실리사이드의 구조분석에 사용되었다.

또한 니켈 실리사이드 Schottky barrier 다이오드의 전류-전압(I-V) 특성과 정전응용과 전압(C-V) 특성을 Agilent 4156C semiconductor parameter analyzer (SPA)와 HP 4280A 장비를 이용하여 각각 측정하고 분석하였으며, 역방향 전류에서의 활성화 에너지(Ea)를 추출하여 분석하였다.

3. 특성 분석

RTP 온도에 따른 니켈 실리사이드의 면저항 특성을 그림 2에 나타내었다.

열처리 동안 Nickel이 Diffusion하여 silicide를 형성하는 데 Yb(Ytterbium)를 제외하고 낮은 면저항의 특성을 갖는 Nickel실리사이드가 600도 이후로 형성된 것을 볼 수 있다. Yb(Ytterbium)의 경우 700도 미만에서는 실리사이드가 형성되지 않아 면저항을 측정하지 않았다. 단면 FE-SEM 측정 결과 그림 3를 보면 면저항과 마찬가지로 Yb에서 가장 양호한 단면 특성을 보였다. Tb의 경우 실리사이드가 거의 형성되지 않은 것을 확인함으로써 높은 저항의 원인을 알 수 있었다. 이로써 Yb 니켈 실리사이드의 안정한 형성을 볼 수 있으며, 형성된 실리사이드의 두께가 50 nm이하로 형성되어 있음을 그림 3(b)를 통해서 볼 수 있다.

![그림 2. 실리사이드의 형성을 위한 급속열처리 450~700 ℃, 30초 후의 면저항 특성.](image)

Fig. 2. Sheet resistance after rapid thermal process (RTP) at 400~700 ℃ for 30 sec to form silicide. (Blanket wafers).
그림 3. 형성된 실리사이드의 FE-SEM 단면 특성.
Fig. 3. Cross-section FE-SEM image of formed Ni-silicide.

그림 4. 형성된 실리사이드의 XRD 분석결과.
Fig. 4. XRD 2θ scans of formed silicide.

형성된 실리사이드 중 특성이 가장 좋은 구조인 Yb/Ni의 실리사이드를 이용하여 결정 구조의 상변과 특성을 XRD(X-ray diffraction analysis) 분석을 통하여 그림 4에 나타내었다.

XRD 분석 결과 형성된 실리사이드는 (YbₙNiₙ₋ₓ)Si와 NiSi의 두 가지 형태의 peak를 모두 확인할 수 있었다. 결과적으로 Ytterbium 실리사이드가 형성된 것이 아니고 Ni와 유사한 (YbₙNiₙ₋ₓ)Si와 NiSi형태의 실리사이드가 형성될 것을 확인하였다.

그림 5는 형성된 네트 실리사이드를 이용하여 Silicided Schottky Barrier diode의 전류-전압(I-V) 특성을 나타내었다.

그림 5. 형성된 실리사이드 다이오드의 I-V 특성.
Fig. 5. I-V characteristics of Ni-silicided schottky diode with p-type substrate.

Thermionic emission (TE) 이론에 의한 순방향 반도체에서의 다이오드 전류는 식(1)과 같이 나타낼 수 있다.

\[
I = A A^* T^2 \exp\left(-\frac{e \Phi_{\text{eff}}}{kT}\right) \left(\exp\left(-\frac{eV}{nkT}\right) - 1\right)

= I_o \exp\left(-\frac{eV}{nkT}\right) - 1
\]  

(1)

여기서 \( \Phi_{\text{eff}} \)은 유전 Schottky 장벽 크기(effective schottky barrier height), \( k \)는 볼츠만 상수(Boltzmann constant), \( T \)는 온도(temperature), \( e \)는 전하량(electronic charge), \( A \)는 다이오드의 면적, \( A^* \)는 리차드슨 상수(Richardson constant)이다 (\( A^* = 35 \text{ A/K}^2 \text{ cm}^2 \text{ for p-si} \)). 식 (1)과 추출된 \( I_o (I_o = 3.926 \times 10^{-7} \text{ A}) \)을 이용하여 추출된 유전 장벽 크기, \( \Phi_{\text{eff}} \)와 ideality factor, \( n \)은 각각 0.62 eV와 1.08로 나타났다.

그림 6은 내부전위와 기판의 농도를 추출하기 위한 1/C² 대 역방향 전압 (1/C²-V_R)의 관계식을 나타낸 것이다. 여기서 역방향 전압이 증가함에 따라 고프먼영의 증가로 인하여 정전용량의 감소를 감소하는 것을 볼 수 있다. 두 가지 Parameter를 추출하기 위한 정전용량에 대한 특성의 결정은 식 (2) (3)에 의해 결정된다.

\[
\frac{1}{C'} = \frac{2(V_{th} + V_R)}{e \varepsilon_s N_o}
\]  

(2)

\[
\frac{\Delta (1/C')^2}{\Delta V_R} = \frac{2}{e \varepsilon_s N_o}
\]  

(3)
그래 력 6. 형성된 실리사이드 다이오드의 C-V 특성 내부 전계에 기판동도 추출을 위한 역방향 전압에 따른 1/C² 특성.

Fig. 6. C-V characteristics for measurement of SBD capacitance. 1/C² vs. Reverse voltage for extraction of a built-in potential and substrate concentration.

여기서 C′는 단위 면적당 정전용량, \( V_{bi} \)는 내부 전계, \( V_{th} \)은 역방향 바이어스 전압, \( e \)는 전하량, \( \varepsilon_s \)는 반도체의 유전률, \( N_B \)는 기판의 역전화 공도이다.

\( V_{bi} \)는 p-type 기판과 Schottky 다이오드의 특성에서 \( V_{bi} = \phi_B + \phi_P \)와 같이 결정될 수 있다. 반위차인 \( \phi_P \)은 \( E_F \) (Fermi level)과 \( E_V \) (Valance band의 최상단)의 차이이며 추출된 \( N_A \) (Accepter concentration)를 통해 계산되게 된다. 식(2)와 (3)을 사용하여 추출한 내부전계, \( V_{bi} \)와 역전화 공도, \( N_B \)는 각각 0.6 eV와 1.94 x 10^{15} cm^{-3}으로 분석됐다. 추출된 \( N_B \)을 이용하여 이론적으로 계산된 실리콘의 일람수(\( \Phi_{bi} \))는 4.95 eV이다. 이렇게 계산된 바이어스 반도체 점령에서 Schottky barrier height (SBH), \( \phi_B \)는 매달의 일람수(\( \Phi_{bi} \))와 반도체(\( \Phi_{bi} \))의 차이인 \( e\phi_B = e\chi + Eg - e\Phi_{bi} \)로 간단히 계산될 수 있다. 다이오드의 I-V 방법과 C-V 방법으로 계산된 실리사이드의 일람수(\( \Phi_{bi} \))는 각각 4.55 eV와 4.32 eV이다. 비록 I-V와 C-V 방법에 의해 추출 값이 0.23 eV 정도 차이가 나지만, 순수 Ni 전임의 일람수인 47 eV보다 감소된 0.15에서 0.38 eV로 추출 방법에 의해 나타날 수 있다. 그러나 실제로 매달의 일람수에 따라 계면준비의 존재는 Schottky barrier height(SBH)를 간단히 계산할 수 있다[13]. 결과적으로 매달의 일람수(\( \Phi_{bi} \))는 C-V 방법에 의해 추출된 값보다 더 클 수 있다. 그러나 Ytterbium의 일람수의 감소를 두 방법에서 모두 충분히 확인할 수 있다.

그림 7. 형성된 실리사이드 다이오드의 온도에 따른 역방향 전류에서 추출한 \( E_a \) 특성값.

Fig. 7. \( E_a \) (Activation Energy) characteristics using reverse current of Schottky Barrier Diode on different temperature.

\[
\frac{E_a}{T} \propto \frac{k}{q} \ln \left( \frac{I_R}{T^3} \right)
\]  

(4)

그림 7에는 형성된 실리사이드 다이오드의 온도에 따른 역방향 전류에서 추출한 \( E_a \) 특성값을 나타내었다. \( E_a \)를 추출하기 위한 식(4)에 표현되었다. 역방향 전류는 각각 역방향 바이어스 1 V와 2 V에서 온도에 따라 추출하였으며 온도에 따른 특성은 T²와 T³에서 크게 차이가 나지 않는 것을 확인할 수 있다. 일반적인 Schottky diode의 특성은 Leakage에 취약함을 보이며, 추출된 값은 \( T \)으로 낮은 특성 값을 나타내었다. 이는 형성된 실리사이드의 Leakage 또한 취약하다는 것을 알 수 있었다.

니켈과 실리콘의 고체 반응(solid reaction)에 의해 니켈 실리사이드가 형성되는 동안에 (Yb₇Ni₁₁x)Si 구조의 결합이 되었고, 일람수가 2.59 eV로 낮은 Ytterbium이 NiSi의 일람수를 낮추는데 영향을 미친 것을 알 수 있었다. 그러므로 Ytterbium에 의해 니켈과 실리콘 사이의 결합에 의한 실리사이드의 일람수 변화는 분명하다고 할 수 있다. 또한 Ytterbium 중합과 함께 자기 정렬의 형성이 가능한 실리사이드 기술은 Nano-scale Metal Gate과 함께 소스 / 드레인 Schottky barrier MOSFET의 제조와 성능 향상에 충분히 적용 가능하다라 여겨진다.
4. 결론
본 논문에서는 최토류 금속(Er, Yb, Tb, Dy)을 이용한 니켈 실리사이드의 전자항 및 실리사이드의 형성 유무를 살펴 보았다. 또한 Ytterbium이 참 가된 니켈 실리사이드의 특성을 분석하였다. 비록 Ytterbium의 증가가 니켈 증착에 시행되었지만 형성된 실리사이드의 특성은 삼상의 $(Yb_{x}Na_{1-x})_{3}Si$ 구조가 형성되어 있고 또한 니켈 볼로 실리사이드가 형성된 것을 XRD분석을 통해 알 수 있었다. 이러한 니켈 실리사이드를 이용하여 Schottky barrier diode를 제작하여 특성을 분석하였으며 니켈 실리사이드의 열합수는 I-V방법을 통하여 4.55 eV과 C-V 방법을 통하여 4.32 eV를 추출할 수 있었다. 그로도 제한된 니켈 실리사이드 기술을 통하여 열합수를 조절함으로써 메달 게이트 전극과 소스/드레인의 금속성 접합을 이용한 Nano-scale CMOS 기술에 적용 가능하다.

감사의 글
본 연구는 2005년도 충남대학교 자체 연구비 지원에 의해 수행되었음.

참고 문헌
[12] H. C. Wen, J. Liu, J. H. Sim, J. P. Lu, and...